Assam : कंप्यूटर चिप डिजाइन में तेजी लाने के लिए एआई टूल विकसित किया

Guwahati गुवाहाटी: भारतीय प्रौद्योगिकी संस्थान गुवाहाटी (IITG) के शोधकर्ताओं ने इलेक्ट्रॉनिक डिज़ाइन ऑटोमेशन (EDA) के क्षेत्र में एक अभिनव मशीन लर्निंग (ML) फ्रेमवर्क विकसित करके महत्वपूर्ण प्रगति की है, जिसका नाम 'LEAP' है।यह अत्याधुनिक समाधान एकीकृत सर्किट (IC) की डिज़ाइन प्रक्रिया को बढ़ाता है, जो $600 बिलियन के सेमीकंडक्टर उद्योग में एक महत्वपूर्ण घटक है जो आधुनिक इलेक्ट्रॉनिक उपकरणों को शक्ति प्रदान करता है।IC का निर्माण EDA सॉफ़्टवेयर पर बहुत अधिक निर्भर करता है, जो उच्च-स्तरीय डिज़ाइन को ग्राफ़िक डिज़ाइन सिस्टम (GDS) के रूप में जाने जाने वाले विनिर्माण प्रारूप में बदल देता है। हालाँकि, IC को डिज़ाइन करने में जटिल समस्याओं को हल करना शामिल है, जिन्हें हल करना चुनौतीपूर्ण हो सकता है।पारंपरिक तरीके अक्सर अनुमानी तकनीकों का उपयोग करते हैं - त्वरित समस्या-समाधान रणनीतियाँ जो पूर्णता प्राप्त किए बिना स्वीकार्य समाधान ढूंढती हैं। जबकि ये दृष्टिकोण डिज़ाइन की गुणवत्ता और रनटाइम को संतुलित करने में मदद करते हैं, वे अक्सर कम-से-आदर्श परिणाम देते हैं।

इन चुनौतियों का समाधान करने के लिए, IITG के कंप्यूटर विज्ञान और इंजीनियरिंग विभाग के एसोसिएट प्रोफेसर चंदन करफा और सहायक प्रोफेसर सुकांत भट्टाचार्य ने अपने बीटेक छात्रों चंद्रभूषण रेड्डी चिगरपल्ली और हर्षवर्धन नितिन भक्कड़ के साथ मिलकर आईसी डिजाइन में दक्षता में सुधार के लिए मशीन लर्निंग का लाभ उठाया है।अन्य सहयोगी न्यूयॉर्क विश्वविद्यालय, यूएसए के अनिमेष बसाक चौधरी हैं। उनका LEAP ढांचा EDA के भीतर प्रौद्योगिकी मानचित्रण प्रक्रिया को सुव्यवस्थित करता है।हजारों संभावित विन्यासों का मूल्यांकन करने के बजाय, LEAP बुद्धिमानी से सबसे आशाजनक विकल्पों की पहचान करता है और उन्हें प्राथमिकता देता है, जिससे मानचित्रण उपकरण द्वारा विचार किए जाने वाले विन्यासों की संख्या 50 प्रतिशत से अधिक कम हो जाती है।शोध के बारे में बोलते हुए, प्रो. करफा ने कहा, "हमारा ढांचा न केवल मानचित्रण प्रक्रिया को गति देता है बल्कि सर्किट के प्रदर्शन को भी बेहतर बनाता है।"

उन्होंने कहा, "हमने EDA टूल के रनटाइम को 50 प्रतिशत तक कम कर दिया है और सर्किट के लिए आवश्यक क्षेत्र को बढ़ाए बिना क्लॉक अवधि में 2 प्रतिशत की कमी हासिल की है, जिससे हमारा समाधान इलेक्ट्रॉनिक डिज़ाइन ऑटोमेशन में एक महत्वपूर्ण प्रगति बन गया है।" LEAP विभिन्न कॉन्फ़िगरेशन के लिए देरी का अनुमान लगाता है और डिज़ाइन में प्रत्येक नोड के लिए केवल शीर्ष दस विकल्पों का चयन करता है, जबकि पारंपरिक विधि में आमतौर पर लगभग 250 कॉन्फ़िगरेशन का मूल्यांकन किया जाता है। यह लक्षित दृष्टिकोण वर्कफ़्लो को सुव्यवस्थित करता है और समग्र दक्षता को बढ़ाता है। 21 अलग-अलग डिज़ाइनों पर व्यापक परीक्षण में, LEAP फ्रेमवर्क ने रनटाइम में 50 प्रतिशत सुधार का प्रदर्शन किया, जबकि जाँचे गए कॉन्फ़िगरेशन की संख्या में 51 प्रतिशत से अधिक की कमी आई।

संपूर्ण मैपिंग विधियों की तुलना में, LEAP 63 प्रतिशत कम कॉन्फ़िगरेशन का उपयोग करते हुए समान प्रदर्शन परिणाम प्राप्त करता है, जो ओपन-सोर्स ABC EDA टूल के रनटाइम में महत्वपूर्ण रूप से सुधार करता है। यह शोध सेमीकंडक्टर उद्योग के लिए वास्तविक दुनिया के निहितार्थ रखता है जो स्मार्टफोन और कंप्यूटर जैसे इलेक्ट्रॉनिक उपकरणों के विकास के लिए आवश्यक है। LEAP फ्रेमवर्क के माध्यम से IC के लिए डिज़ाइन प्रक्रिया को बढ़ाकर, शोधकर्ता डिज़ाइन समय को कम कर सकते हैं और प्रदर्शन में सुधार कर सकते हैं।इसका अर्थ है कम ऊर्जा खपत के साथ तेज़, अधिक कुशल इलेक्ट्रॉनिक उपकरण, जो अंततः उपभोक्ताओं को लाभान्वित करते हैं और विभिन्न प्रौद्योगिकी क्षेत्रों में नवाचार को बढ़ावा देते हैं।